esa explicacion de armando es exactamente lo que pasa, siendo mas exacto cuando la memoria esta haciendo un CAS de un byte (Collumn alocation) puede al mismo tiempo estar haciendo un RAS de otro byte (Row Allocation) y esto daria teoricamente el boble de velocidad. Sin embargo los buses de las DDR y SDR actuales estan limitados a 64 bits y si a eso le sumamos el bus interno de los procesadores que es a 32 bits (Excpeto obvio Athlon 64 y Athlon FX) se puede ver claramente un bottleneck inmenso.
La verdad verdad el incremento de rendimiento no es tan impresionante, sin embargo en el futuro se veran mas cosas por venir, como procesadores con FSB mas rapidos eliminando un poco ese bottleneck, y buses mas amplios.